/* SPDX-License-Identifier: GPL-2.0 */ #ifndef __SOC_MEDIATEK_INFRACFG_H #define __SOC_MEDIATEK_INFRACFG_H #define MT8365_INFRA_TOPAXI_PROTECTEN_STA1 0x228 #define MT8365_INFRA_TOPAXI_PROTECTEN_SET 0x2a0 #define MT8365_INFRA_TOPAXI_PROTECTEN_CLR 0x2a4 #define MT8365_INFRA_TOPAXI_PROTECTEN_MM_M0 BIT(1) #define MT8365_INFRA_TOPAXI_PROTECTEN_MDMCU_M1 BIT(2) #define MT8365_INFRA_TOPAXI_PROTECTEN_MMAPB_S BIT(6) #define MT8365_INFRA_TOPAXI_PROTECTEN_MM2INFRA_AXI_GALS_SLV_0 BIT(10) #define MT8365_INFRA_TOPAXI_PROTECTEN_MM2INFRA_AXI_GALS_SLV_1 BIT(11) #define MT8365_INFRA_TOPAXI_PROTECTEN_AP2CONN_AHB BIT(13) #define MT8365_INFRA_TOPAXI_PROTECTEN_CONN2INFRA_AHB BIT(14) #define MT8365_INFRA_TOPAXI_PROTECTEN_MFG_M0 BIT(21) #define MT8365_INFRA_TOPAXI_PROTECTEN_INFRA2MFG BIT(22) #define MT8365_INFRA_TOPAXI_PROTECTEN_1_STA1 0x258 #define MT8365_INFRA_TOPAXI_PROTECTEN_1_SET 0x2a8 #define MT8365_INFRA_TOPAXI_PROTECTEN_1_CLR 0x2ac #define MT8365_INFRA_TOPAXI_PROTECTEN_1_APU2AP BIT(2) #define MT8365_INFRA_TOPAXI_PROTECTEN_1_MM2INFRA_AXI_GALS_MST_0 BIT(16) #define MT8365_INFRA_TOPAXI_PROTECTEN_1_MM2INFRA_AXI_GALS_MST_1 BIT(17) #define MT8365_INFRA_TOPAXI_PROTECTEN_1_CONN2INFRA_AXI_GALS_MST BIT(18) #define MT8365_INFRA_TOPAXI_PROTECTEN_1_CAM2MM_AXI_GALS_MST BIT(19) #define MT8365_INFRA_TOPAXI_PROTECTEN_1_APU_CBIP_GALS_MST BIT(20) #define MT8365_INFRA_TOPAXI_PROTECTEN_1_INFRA2CONN_AHB_GALS_SLV BIT(21) #define MT8365_INFRA_TOPAXI_PROTECTEN_1_PWRDNREQ_INFRA_GALS_ADB BIT(24) #define MT8365_INFRA_TOPAXI_PROTECTEN_1_PWRDNREQ_MP1_L2C_AFIFO BIT(27) #define MT8365_INFRA_TOPAXI_PROTECTEN_1_AUDIO_BUS_AUDIO_M BIT(28) #define MT8365_INFRA_TOPAXI_PROTECTEN_1_AUDIO_BUS_DSP_M BIT(30) #define MT8365_INFRA_TOPAXI_PROTECTEN_1_AUDIO_BUS_DSP_S BIT(31) #define MT8365_INFRA_NAO_TOPAXI_SI0_STA 0x0 #define MT8365_INFRA_NAO_TOPAXI_SI0_CTRL_UPDATED BIT(24) #define MT8365_INFRA_NAO_TOPAXI_SI2_STA 0x28 #define MT8365_INFRA_NAO_TOPAXI_SI2_CTRL_UPDATED BIT(14) #define MT8365_INFRA_TOPAXI_SI0_CTL 0x200 #define MT8365_INFRA_TOPAXI_SI0_WAY_EN_MMAPB_S BIT(6) #define MT8365_INFRA_TOPAXI_SI2_CTL 0x234 #define MT8365_INFRA_TOPAXI_SI2_WAY_EN_PERI_M1 BIT(5) #define MT8365_SMI_COMMON_CLAMP_EN 0x3c0 #define MT8365_SMI_COMMON_CLAMP_EN_SET 0x3c4 #define MT8365_SMI_COMMON_CLAMP_EN_CLR 0x3c8 #define MT8195_TOP_AXI_PROT_EN_STA1 0x228 #define MT8195_TOP_AXI_PROT_EN_1_STA1 0x258 #define MT8195_TOP_AXI_PROT_EN_SET 0x2a0 #define MT8195_TOP_AXI_PROT_EN_CLR 0x2a4 #define MT8195_TOP_AXI_PROT_EN_1_SET 0x2a8 #define MT8195_TOP_AXI_PROT_EN_1_CLR 0x2ac #define MT8195_TOP_AXI_PROT_EN_MM_SET 0x2d4 #define MT8195_TOP_AXI_PROT_EN_MM_CLR 0x2d8 #define MT8195_TOP_AXI_PROT_EN_MM_STA1 0x2ec #define MT8195_TOP_AXI_PROT_EN_2_SET 0x714 #define MT8195_TOP_AXI_PROT_EN_2_CLR 0x718 #define MT8195_TOP_AXI_PROT_EN_2_STA1 0x724 #define MT8195_TOP_AXI_PROT_EN_VDNR_SET 0xb84 #define MT8195_TOP_AXI_PROT_EN_VDNR_CLR 0xb88 #define MT8195_TOP_AXI_PROT_EN_VDNR_STA1 0xb90 #define MT8195_TOP_AXI_PROT_EN_VDNR_1_SET 0xba4 #define MT8195_TOP_AXI_PROT_EN_VDNR_1_CLR 0xba8 #define MT8195_TOP_AXI_PROT_EN_VDNR_1_STA1 0xbb0 #define MT8195_TOP_AXI_PROT_EN_VDNR_2_SET 0xbb8 #define MT8195_TOP_AXI_PROT_EN_VDNR_2_CLR 0xbbc #define MT8195_TOP_AXI_PROT_EN_VDNR_2_STA1 0xbc4 #define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_SET 0xbcc #define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_CLR 0xbd0 #define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_STA1 0xbd8 #define MT8195_TOP_AXI_PROT_EN_MM_2_SET 0xdcc #define MT8195_TOP_AXI_PROT_EN_MM_2_CLR 0xdd0 #define MT8195_TOP_AXI_PROT_EN_MM_2_STA1 0xdd8 #define MT8195_TOP_AXI_PROT_EN_VDOSYS0 BIT(6) #define MT8195_TOP_AXI_PROT_EN_VPPSYS0 BIT(10) #define MT8195_TOP_AXI_PROT_EN_MFG1 BIT(11) #define MT8195_TOP_AXI_PROT_EN_MFG1_2ND GENMASK(22, 21) #define MT8195_TOP_AXI_PROT_EN_VPPSYS0_2ND BIT(23) #define MT8195_TOP_AXI_PROT_EN_1_MFG1 GENMASK(20, 19) #define MT8195_TOP_AXI_PROT_EN_1_CAM BIT(22) #define MT8195_TOP_AXI_PROT_EN_2_CAM BIT(0) #define MT8195_TOP_AXI_PROT_EN_2_MFG1_2ND GENMASK(6, 5) #define MT8195_TOP_AXI_PROT_EN_2_MFG1 BIT(7) #define MT8195_TOP_AXI_PROT_EN_2_AUDIO (BIT(9) | BIT(11)) #define MT8195_TOP_AXI_PROT_EN_2_ADSP (BIT(12) | GENMASK(16, 14)) #define MT8195_TOP_AXI_PROT_EN_MM_CAM (BIT(0) | BIT(2) | BIT(4)) #define MT8195_TOP_AXI_PROT_EN_MM_IPE BIT(1) #define MT8195_TOP_AXI_PROT_EN_MM_IMG BIT(3) #define MT8195_TOP_AXI_PROT_EN_MM_VDOSYS0 GENMASK(21, 17) #define MT8195_TOP_AXI_PROT_EN_MM_VPPSYS1 GENMASK(8, 5) #define MT8195_TOP_AXI_PROT_EN_MM_VENC (BIT(9) | BIT(11)) #define MT8195_TOP_AXI_PROT_EN_MM_VENC_CORE1 (BIT(10) | BIT(12)) #define MT8195_TOP_AXI_PROT_EN_MM_VDEC0 BIT(13) #define MT8195_TOP_AXI_PROT_EN_MM_VDEC1 BIT(14) #define MT8195_TOP_AXI_PROT_EN_MM_VDOSYS1_2ND BIT(22) #define MT8195_TOP_AXI_PROT_EN_MM_VPPSYS1_2ND BIT(23) #define MT8195_TOP_AXI_PROT_EN_MM_CAM_2ND BIT(24) #define MT8195_TOP_AXI_PROT_EN_MM_IMG_2ND BIT(25) #define MT8195_TOP_AXI_PROT_EN_MM_VENC_2ND BIT(26) #define MT8195_TOP_AXI_PROT_EN_MM_WPESYS BIT(27) #define MT8195_TOP_AXI_PROT_EN_MM_VDEC0_2ND BIT(28) #define MT8195_TOP_AXI_PROT_EN_MM_VDEC1_2ND BIT(29) #define MT8195_TOP_AXI_PROT_EN_MM_VDOSYS1 GENMASK(31, 30) #define MT8195_TOP_AXI_PROT_EN_MM_2_VPPSYS0_2ND (GENMASK(1, 0) | BIT(4) | BIT(11)) #define MT8195_TOP_AXI_PROT_EN_MM_2_VENC BIT(2) #define MT8195_TOP_AXI_PROT_EN_MM_2_VENC_CORE1 (BIT(3) | BIT(15)) #define MT8195_TOP_AXI_PROT_EN_MM_2_CAM (BIT(5) | BIT(17)) #define MT8195_TOP_AXI_PROT_EN_MM_2_VPPSYS1 (GENMASK(7, 6) | BIT(18)) #define MT8195_TOP_AXI_PROT_EN_MM_2_VPPSYS0 GENMASK(9, 8) #define MT8195_TOP_AXI_PROT_EN_MM_2_VDOSYS1 BIT(10) #define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC2_2ND BIT(12) #define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC0_2ND BIT(13) #define MT8195_TOP_AXI_PROT_EN_MM_2_WPESYS_2ND BIT(14) #define MT8195_TOP_AXI_PROT_EN_MM_2_IPE BIT(16) #define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC2 BIT(21) #define MT8195_TOP_AXI_PROT_EN_MM_2_VDEC0 BIT(22) #define MT8195_TOP_AXI_PROT_EN_MM_2_WPESYS GENMASK(24, 23) #define MT8195_TOP_AXI_PROT_EN_VDNR_1_EPD_TX BIT(1) #define MT8195_TOP_AXI_PROT_EN_VDNR_1_DP_TX BIT(2) #define MT8195_TOP_AXI_PROT_EN_VDNR_PCIE_MAC_P0 (BIT(11) | BIT(28)) #define MT8195_TOP_AXI_PROT_EN_VDNR_PCIE_MAC_P1 (BIT(12) | BIT(29)) #define MT8195_TOP_AXI_PROT_EN_VDNR_1_PCIE_MAC_P0 BIT(13) #define MT8195_TOP_AXI_PROT_EN_VDNR_1_PCIE_MAC_P1 BIT(14) #define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_MFG1 (BIT(17) | BIT(19)) #define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VPPSYS0 BIT(20) #define MT8195_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VDOSYS0 BIT(21) #define MT8192_TOP_AXI_PROT_EN_STA1 0x228 #define MT8192_TOP_AXI_PROT_EN_1_STA1 0x258 #define MT8192_TOP_AXI_PROT_EN_SET 0x2a0 #define MT8192_TOP_AXI_PROT_EN_CLR 0x2a4 #define MT8192_TOP_AXI_PROT_EN_1_SET 0x2a8 #define MT8192_TOP_AXI_PROT_EN_1_CLR 0x2ac #define MT8192_TOP_AXI_PROT_EN_MM_SET 0x2d4 #define MT8192_TOP_AXI_PROT_EN_MM_CLR 0x2d8 #define MT8192_TOP_AXI_PROT_EN_MM_STA1 0x2ec #define MT8192_TOP_AXI_PROT_EN_2_SET 0x714 #define MT8192_TOP_AXI_PROT_EN_2_CLR 0x718 #define MT8192_TOP_AXI_PROT_EN_2_STA1 0x724 #define MT8192_TOP_AXI_PROT_EN_VDNR_SET 0xb84 #define MT8192_TOP_AXI_PROT_EN_VDNR_CLR 0xb88 #define MT8192_TOP_AXI_PROT_EN_VDNR_STA1 0xb90 #define MT8192_TOP_AXI_PROT_EN_MM_2_SET 0xdcc #define MT8192_TOP_AXI_PROT_EN_MM_2_CLR 0xdd0 #define MT8192_TOP_AXI_PROT_EN_MM_2_STA1 0xdd8 #define MT8192_TOP_AXI_PROT_EN_DISP (BIT(6) | BIT(23)) #define MT8192_TOP_AXI_PROT_EN_CONN (BIT(13) | BIT(18)) #define MT8192_TOP_AXI_PROT_EN_CONN_2ND BIT(14) #define MT8192_TOP_AXI_PROT_EN_MFG1 GENMASK(22, 21) #define MT8192_TOP_AXI_PROT_EN_1_CONN BIT(10) #define MT8192_TOP_AXI_PROT_EN_1_MFG1 BIT(21) #define MT8192_TOP_AXI_PROT_EN_1_CAM BIT(22) #define MT8192_TOP_AXI_PROT_EN_2_CAM BIT(0) #define MT8192_TOP_AXI_PROT_EN_2_ADSP BIT(3) #define MT8192_TOP_AXI_PROT_EN_2_AUDIO BIT(4) #define MT8192_TOP_AXI_PROT_EN_2_MFG1 GENMASK(6, 5) #define MT8192_TOP_AXI_PROT_EN_2_MFG1_2ND BIT(7) #define MT8192_TOP_AXI_PROT_EN_MM_CAM (BIT(0) | BIT(2)) #define MT8192_TOP_AXI_PROT_EN_MM_DISP (BIT(0) | BIT(2) | \ BIT(10) | BIT(12) | \ BIT(14) | BIT(16) | \ BIT(24) | BIT(26)) #define MT8192_TOP_AXI_PROT_EN_MM_CAM_2ND (BIT(1) | BIT(3)) #define MT8192_TOP_AXI_PROT_EN_MM_DISP_2ND (BIT(1) | BIT(3) | \ BIT(15) | BIT(17) | \ BIT(25) | BIT(27)) #define MT8192_TOP_AXI_PROT_EN_MM_ISP2 BIT(14) #define MT8192_TOP_AXI_PROT_EN_MM_ISP2_2ND BIT(15) #define MT8192_TOP_AXI_PROT_EN_MM_IPE BIT(16) #define MT8192_TOP_AXI_PROT_EN_MM_IPE_2ND BIT(17) #define MT8192_TOP_AXI_PROT_EN_MM_VDEC BIT(24) #define MT8192_TOP_AXI_PROT_EN_MM_VDEC_2ND BIT(25) #define MT8192_TOP_AXI_PROT_EN_MM_VENC BIT(26) #define MT8192_TOP_AXI_PROT_EN_MM_VENC_2ND BIT(27) #define MT8192_TOP_AXI_PROT_EN_MM_2_ISP BIT(8) #define MT8192_TOP_AXI_PROT_EN_MM_2_DISP (BIT(8) | BIT(12)) #define MT8192_TOP_AXI_PROT_EN_MM_2_ISP_2ND BIT(9) #define MT8192_TOP_AXI_PROT_EN_MM_2_DISP_2ND (BIT(9) | BIT(13)) #define MT8192_TOP_AXI_PROT_EN_MM_2_MDP BIT(12) #define MT8192_TOP_AXI_PROT_EN_MM_2_MDP_2ND BIT(13) #define MT8192_TOP_AXI_PROT_EN_VDNR_CAM BIT(21) #define MT8188_TOP_AXI_PROT_EN_SET 0x2A0 #define MT8188_TOP_AXI_PROT_EN_CLR 0x2A4 #define MT8188_TOP_AXI_PROT_EN_STA 0x228 #define MT8188_TOP_AXI_PROT_EN_1_SET 0x2A8 #define MT8188_TOP_AXI_PROT_EN_1_CLR 0x2AC #define MT8188_TOP_AXI_PROT_EN_1_STA 0x258 #define MT8188_TOP_AXI_PROT_EN_2_SET 0x714 #define MT8188_TOP_AXI_PROT_EN_2_CLR 0x718 #define MT8188_TOP_AXI_PROT_EN_2_STA 0x724 #define MT8188_TOP_AXI_PROT_EN_MM_SET 0x2D4 #define MT8188_TOP_AXI_PROT_EN_MM_CLR 0x2D8 #define MT8188_TOP_AXI_PROT_EN_MM_STA 0x2EC #define MT8188_TOP_AXI_PROT_EN_MM_2_SET 0xDCC #define MT8188_TOP_AXI_PROT_EN_MM_2_CLR 0xDD0 #define MT8188_TOP_AXI_PROT_EN_MM_2_STA 0xDD8 #define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_SET 0xB84 #define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_CLR 0xB88 #define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_STA 0xB90 #define MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_SET 0xBCC #define MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_CLR 0xBD0 #define MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_STA 0xBD8 #define MT8188_TOP_AXI_PROT_EN_MFG1_STEP1 BIT(11) #define MT8188_TOP_AXI_PROT_EN_2_MFG1_STEP2 BIT(7) #define MT8188_TOP_AXI_PROT_EN_1_MFG1_STEP3 BIT(19) #define MT8188_TOP_AXI_PROT_EN_2_MFG1_STEP4 BIT(5) #define MT8188_TOP_AXI_PROT_EN_MFG1_STEP5 GENMASK(22, 21) #define MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_MFG1_STEP6 BIT(17) #define MT8188_TOP_AXI_PROT_EN_PEXTP_MAC_P0_STEP1 BIT(2) #define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_PEXTP_MAC_P0_STEP2 (BIT(8) | BIT(18) | BIT(30)) #define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_ETHER_STEP1 BIT(24) #define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_HDMI_TX_STEP1 BIT(20) #define MT8188_TOP_AXI_PROT_EN_2_ADSP_AO_STEP1 GENMASK(31, 29) #define MT8188_TOP_AXI_PROT_EN_2_ADSP_AO_STEP2 (GENMASK(4, 3) | BIT(28)) #define MT8188_TOP_AXI_PROT_EN_2_ADSP_INFRA_STEP1 (GENMASK(16, 14) | BIT(23) | \ BIT(27)) #define MT8188_TOP_AXI_PROT_EN_2_ADSP_INFRA_STEP2 (GENMASK(19, 17) | GENMASK(26, 25)) #define MT8188_TOP_AXI_PROT_EN_2_ADSP_STEP1 GENMASK(11, 8) #define MT8188_TOP_AXI_PROT_EN_2_ADSP_STEP2 GENMASK(22, 21) #define MT8188_TOP_AXI_PROT_EN_2_AUDIO_STEP1 BIT(20) #define MT8188_TOP_AXI_PROT_EN_2_AUDIO_STEP2 BIT(12) #define MT8188_TOP_AXI_PROT_EN_2_AUDIO_ASRC_STEP1 BIT(24) #define MT8188_TOP_AXI_PROT_EN_2_AUDIO_ASRC_STEP2 BIT(13) #define MT8188_TOP_AXI_PROT_EN_VPPSYS0_STEP1 BIT(10) #define MT8188_TOP_AXI_PROT_EN_MM_2_VPPSYS0_STEP2 GENMASK(9, 8) #define MT8188_TOP_AXI_PROT_EN_VPPSYS0_STEP3 BIT(23) #define MT8188_TOP_AXI_PROT_EN_MM_2_VPPSYS0_STEP4 (BIT(1) | BIT(4) | BIT(11)) #define MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VPPSYS0_STEP5 (BIT(20)) #define MT8188_TOP_AXI_PROT_EN_MM_VDOSYS0_STEP1 (GENMASK(18, 17) | GENMASK(21, 20)) #define MT8188_TOP_AXI_PROT_EN_VDOSYS0_STEP2 BIT(6) #define MT8188_TOP_AXI_PROT_EN_SUB_INFRA_VDNR_VDOSYS0_STEP3 BIT(21) #define MT8188_TOP_AXI_PROT_EN_MM_VDOSYS1_STEP1 GENMASK(31, 30) #define MT8188_TOP_AXI_PROT_EN_MM_VDOSYS1_STEP2 BIT(22) #define MT8188_TOP_AXI_PROT_EN_MM_2_VDOSYS1_STEP3 BIT(10) #define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_DP_TX_STEP1 BIT(23) #define MT8188_TOP_AXI_PROT_EN_INFRA_VDNR_EDP_TX_STEP1 BIT(22) #define MT8188_TOP_AXI_PROT_EN_MM_VPPSYS1_STEP1 GENMASK(6, 5) #define MT8188_TOP_AXI_PROT_EN_MM_VPPSYS1_STEP2 BIT(23) #define MT8188_TOP_AXI_PROT_EN_MM_2_VPPSYS1_STEP3 BIT(18) #define MT8188_TOP_AXI_PROT_EN_MM_2_WPE_STEP1 BIT(23) #define MT8188_TOP_AXI_PROT_EN_MM_2_WPE_STEP2 BIT(21) #define MT8188_TOP_AXI_PROT_EN_MM_VDEC0_STEP1 BIT(13) #define MT8188_TOP_AXI_PROT_EN_MM_2_VDEC0_STEP2 BIT(13) #define MT8188_TOP_AXI_PROT_EN_MM_VDEC1_STEP1 BIT(14) #define MT8188_TOP_AXI_PROT_EN_MM_VDEC1_STEP2 BIT(29) #define MT8188_TOP_AXI_PROT_EN_MM_VENC_STEP1 (BIT(9) | BIT(11)) #define MT8188_TOP_AXI_PROT_EN_MM_VENC_STEP2 BIT(26) #define MT8188_TOP_AXI_PROT_EN_MM_2_VENC_STEP3 BIT(2) #define MT8188_TOP_AXI_PROT_EN_MM_IMG_VCORE_STEP1 (BIT(1) | BIT(3)) #define MT8188_TOP_AXI_PROT_EN_MM_IMG_VCORE_STEP2 BIT(25) #define MT8188_TOP_AXI_PROT_EN_MM_2_IMG_VCORE_STEP3 BIT(16) #define MT8188_TOP_AXI_PROT_EN_MM_2_IMG_MAIN_STEP1 GENMASK(27, 26) #define MT8188_TOP_AXI_PROT_EN_MM_2_IMG_MAIN_STEP2 GENMASK(25, 24) #define MT8188_TOP_AXI_PROT_EN_MM_CAM_VCORE_STEP1 (BIT(2) | BIT(4)) #define MT8188_TOP_AXI_PROT_EN_2_CAM_VCORE_STEP2 BIT(0) #define MT8188_TOP_AXI_PROT_EN_1_CAM_VCORE_STEP3 BIT(22) #define MT8188_TOP_AXI_PROT_EN_MM_CAM_VCORE_STEP4 BIT(24) #define MT8188_TOP_AXI_PROT_EN_MM_2_CAM_VCORE_STEP5 BIT(17) #define MT8188_TOP_AXI_PROT_EN_MM_2_CAM_MAIN_STEP1 GENMASK(31, 30) #define MT8188_TOP_AXI_PROT_EN_2_CAM_MAIN_STEP2 BIT(2) #define MT8188_TOP_AXI_PROT_EN_MM_2_CAM_MAIN_STEP3 GENMASK(29, 28) #define MT8188_TOP_AXI_PROT_EN_2_CAM_MAIN_STEP4 BIT(1) #define MT8188_SMI_COMMON_CLAMP_EN_STA 0x3C0 #define MT8188_SMI_COMMON_CLAMP_EN_SET 0x3C4 #define MT8188_SMI_COMMON_CLAMP_EN_CLR 0x3C8 #define MT8188_SMI_COMMON_SMI_CLAMP_DIP_TO_VDO0 GENMASK(3, 1) #define MT8188_SMI_COMMON_SMI_CLAMP_DIP_TO_VPP1 GENMASK(2, 1) #define MT8188_SMI_COMMON_SMI_CLAMP_IPE_TO_VPP1 BIT(0) #define MT8188_SMI_COMMON_SMI_CLAMP_CAM_SUBA_TO_VPP0 GENMASK(3, 2) #define MT8188_SMI_COMMON_SMI_CLAMP_CAM_SUBB_TO_VDO0 GENMASK(3, 2) #define MT8188_SMI_LARB10_RESET_ADDR 0xC #define MT8188_SMI_LARB11A_RESET_ADDR 0xC #define MT8188_SMI_LARB11C_RESET_ADDR 0xC #define MT8188_SMI_LARB12_RESET_ADDR 0xC #define MT8188_SMI_LARB11B_RESET_ADDR 0xC #define MT8188_SMI_LARB15_RESET_ADDR 0xC #define MT8188_SMI_LARB16B_RESET_ADDR 0xA0 #define MT8188_SMI_LARB17B_RESET_ADDR 0xA0 #define MT8188_SMI_LARB16A_RESET_ADDR 0xA0 #define MT8188_SMI_LARB17A_RESET_ADDR 0xA0 #define MT8188_SMI_LARB10_RESET BIT(0) #define MT8188_SMI_LARB11A_RESET BIT(0) #define MT8188_SMI_LARB11C_RESET BIT(0) #define MT8188_SMI_LARB12_RESET BIT(8) #define MT8188_SMI_LARB11B_RESET BIT(0) #define MT8188_SMI_LARB15_RESET BIT(0) #define MT8188_SMI_LARB16B_RESET BIT(4) #define MT8188_SMI_LARB17B_RESET BIT(4) #define MT8188_SMI_LARB16A_RESET BIT(4) #define MT8188_SMI_LARB17A_RESET BIT(4) #define MT8186_TOP_AXI_PROT_EN_SET (0x2A0) #define MT8186_TOP_AXI_PROT_EN_CLR (0x2A4) #define MT8186_TOP_AXI_PROT_EN_STA (0x228) #define MT8186_TOP_AXI_PROT_EN_1_SET (0x2A8) #define MT8186_TOP_AXI_PROT_EN_1_CLR (0x2AC) #define MT8186_TOP_AXI_PROT_EN_1_STA (0x258) #define MT8186_TOP_AXI_PROT_EN_2_SET (0x2B0) #define MT8186_TOP_AXI_PROT_EN_2_CLR (0x2B4) #define MT8186_TOP_AXI_PROT_EN_2_STA (0x26C) #define MT8186_TOP_AXI_PROT_EN_3_SET (0x2B8) #define MT8186_TOP_AXI_PROT_EN_3_CLR (0x2BC) #define MT8186_TOP_AXI_PROT_EN_3_STA (0x2C8) /* MFG1 */ #define MT8186_TOP_AXI_PROT_EN_1_MFG1_STEP1 (GENMASK(28, 27)) #define MT8186_TOP_AXI_PROT_EN_MFG1_STEP2 (GENMASK(22, 21)) #define MT8186_TOP_AXI_PROT_EN_MFG1_STEP3 (BIT(25)) #define MT8186_TOP_AXI_PROT_EN_1_MFG1_STEP4 (BIT(29)) /* DIS */ #define MT8186_TOP_AXI_PROT_EN_1_DIS_STEP1 (GENMASK(12, 11)) #define MT8186_TOP_AXI_PROT_EN_DIS_STEP2 (GENMASK(2, 1) | GENMASK(11, 10)) /* IMG */ #define MT8186_TOP_AXI_PROT_EN_1_IMG_STEP1 (BIT(23)) #define MT8186_TOP_AXI_PROT_EN_1_IMG_STEP2 (BIT(15)) /* IPE */ #define MT8186_TOP_AXI_PROT_EN_1_IPE_STEP1 (BIT(24)) #define MT8186_TOP_AXI_PROT_EN_1_IPE_STEP2 (BIT(16)) /* CAM */ #define MT8186_TOP_AXI_PROT_EN_1_CAM_STEP1 (GENMASK(22, 21)) #define MT8186_TOP_AXI_PROT_EN_1_CAM_STEP2 (GENMASK(14, 13)) /* VENC */ #define MT8186_TOP_AXI_PROT_EN_1_VENC_STEP1 (BIT(31)) #define MT8186_TOP_AXI_PROT_EN_1_VENC_STEP2 (BIT(19)) /* VDEC */ #define MT8186_TOP_AXI_PROT_EN_1_VDEC_STEP1 (BIT(30)) #define MT8186_TOP_AXI_PROT_EN_1_VDEC_STEP2 (BIT(17)) /* WPE */ #define MT8186_TOP_AXI_PROT_EN_2_WPE_STEP1 (BIT(17)) #define MT8186_TOP_AXI_PROT_EN_2_WPE_STEP2 (BIT(16)) /* CONN_ON */ #define MT8186_TOP_AXI_PROT_EN_1_CONN_ON_STEP1 (BIT(18)) #define MT8186_TOP_AXI_PROT_EN_CONN_ON_STEP2 (BIT(14)) #define MT8186_TOP_AXI_PROT_EN_CONN_ON_STEP3 (BIT(13)) #define MT8186_TOP_AXI_PROT_EN_CONN_ON_STEP4 (BIT(16)) /* ADSP_TOP */ #define MT8186_TOP_AXI_PROT_EN_3_ADSP_TOP_STEP1 (GENMASK(12, 11)) #define MT8186_TOP_AXI_PROT_EN_3_ADSP_TOP_STEP2 (GENMASK(1, 0)) #define MT8183_TOP_AXI_PROT_EN_STA1 0x228 #define MT8183_TOP_AXI_PROT_EN_STA1_1 0x258 #define MT8183_TOP_AXI_PROT_EN_SET 0x2a0 #define MT8183_TOP_AXI_PROT_EN_CLR 0x2a4 #define MT8183_TOP_AXI_PROT_EN_1_SET 0x2a8 #define MT8183_TOP_AXI_PROT_EN_1_CLR 0x2ac #define MT8183_TOP_AXI_PROT_EN_MCU_SET 0x2c4 #define MT8183_TOP_AXI_PROT_EN_MCU_CLR 0x2c8 #define MT8183_TOP_AXI_PROT_EN_MCU_STA1 0x2e4 #define MT8183_TOP_AXI_PROT_EN_MM_SET 0x2d4 #define MT8183_TOP_AXI_PROT_EN_MM_CLR 0x2d8 #define MT8183_TOP_AXI_PROT_EN_MM_STA1 0x2ec #define MT8183_TOP_AXI_PROT_EN_DISP (BIT(10) | BIT(11)) #define MT8183_TOP_AXI_PROT_EN_CONN (BIT(13) | BIT(14)) #define MT8183_TOP_AXI_PROT_EN_MFG (BIT(21) | BIT(22)) #define MT8183_TOP_AXI_PROT_EN_CAM BIT(28) #define MT8183_TOP_AXI_PROT_EN_VPU_TOP BIT(27) #define MT8183_TOP_AXI_PROT_EN_1_DISP (BIT(16) | BIT(17)) #define MT8183_TOP_AXI_PROT_EN_1_MFG GENMASK(21, 19) #define MT8183_TOP_AXI_PROT_EN_MM_ISP (BIT(3) | BIT(8)) #define MT8183_TOP_AXI_PROT_EN_MM_ISP_2ND BIT(10) #define MT8183_TOP_AXI_PROT_EN_MM_CAM (BIT(4) | BIT(5) | \ BIT(9) | BIT(13)) #define MT8183_TOP_AXI_PROT_EN_MM_VPU_TOP (GENMASK(9, 6) | \ BIT(12)) #define MT8183_TOP_AXI_PROT_EN_MM_VPU_TOP_2ND (BIT(10) | BIT(11)) #define MT8183_TOP_AXI_PROT_EN_MM_CAM_2ND BIT(11) #define MT8183_TOP_AXI_PROT_EN_MCU_VPU_CORE0_2ND (BIT(0) | BIT(2) | \ BIT(4)) #define MT8183_TOP_AXI_PROT_EN_MCU_VPU_CORE1_2ND (BIT(1) | BIT(3) | \ BIT(5)) #define MT8183_TOP_AXI_PROT_EN_MCU_VPU_CORE0 BIT(6) #define MT8183_TOP_AXI_PROT_EN_MCU_VPU_CORE1 BIT(7) #define MT8183_SMI_COMMON_CLAMP_EN 0x3c0 #define MT8183_SMI_COMMON_CLAMP_EN_SET 0x3c4 #define MT8183_SMI_COMMON_CLAMP_EN_CLR 0x3c8 #define MT8183_SMI_COMMON_SMI_CLAMP_DISP GENMASK(7, 0) #define MT8183_SMI_COMMON_SMI_CLAMP_VENC BIT(1) #define MT8183_SMI_COMMON_SMI_CLAMP_ISP BIT(2) #define MT8183_SMI_COMMON_SMI_CLAMP_CAM (BIT(3) | BIT(4)) #define MT8183_SMI_COMMON_SMI_CLAMP_VPU_TOP (BIT(5) | BIT(6)) #define MT8183_SMI_COMMON_SMI_CLAMP_VDEC BIT(7) #define MT8173_TOP_AXI_PROT_EN_MCI_M2 BIT(0) #define MT8173_TOP_AXI_PROT_EN_MM_M0 BIT(1) #define MT8173_TOP_AXI_PROT_EN_MM_M1 BIT(2) #define MT8173_TOP_AXI_PROT_EN_MMAPB_S BIT(6) #define MT8173_TOP_AXI_PROT_EN_L2C_M2 BIT(9) #define MT8173_TOP_AXI_PROT_EN_L2SS_SMI BIT(11) #define MT8173_TOP_AXI_PROT_EN_L2SS_ADD BIT(12) #define MT8173_TOP_AXI_PROT_EN_CCI_M2 BIT(13) #define MT8173_TOP_AXI_PROT_EN_MFG_S BIT(14) #define MT8173_TOP_AXI_PROT_EN_PERI_M0 BIT(15) #define MT8173_TOP_AXI_PROT_EN_PERI_M1 BIT(16) #define MT8173_TOP_AXI_PROT_EN_DEBUGSYS BIT(17) #define MT8173_TOP_AXI_PROT_EN_CQ_DMA BIT(18) #define MT8173_TOP_AXI_PROT_EN_GCPU BIT(19) #define MT8173_TOP_AXI_PROT_EN_IOMMU BIT(20) #define MT8173_TOP_AXI_PROT_EN_MFG_M0 BIT(21) #define MT8173_TOP_AXI_PROT_EN_MFG_M1 BIT(22) #define MT8173_TOP_AXI_PROT_EN_MFG_SNOOP_OUT BIT(23) #define MT8167_TOP_AXI_PROT_EN_MM_EMI BIT(1) #define MT8167_TOP_AXI_PROT_EN_MCU_MFG BIT(2) #define MT8167_TOP_AXI_PROT_EN_CONN_EMI BIT(4) #define MT8167_TOP_AXI_PROT_EN_MFG_EMI BIT(5) #define MT8167_TOP_AXI_PROT_EN_CONN_MCU BIT(8) #define MT8167_TOP_AXI_PROT_EN_MCU_CONN BIT(9) #define MT8167_TOP_AXI_PROT_EN_MCU_MM BIT(11) #define MT2701_TOP_AXI_PROT_EN_MM_M0 BIT(1) #define MT2701_TOP_AXI_PROT_EN_CONN_M BIT(2) #define MT2701_TOP_AXI_PROT_EN_CONN_S BIT(8) #define MT7622_TOP_AXI_PROT_EN_ETHSYS (BIT(3) | BIT(17)) #define MT7622_TOP_AXI_PROT_EN_HIF0 (BIT(24) | BIT(25)) #define MT7622_TOP_AXI_PROT_EN_HIF1 (BIT(26) | BIT(27) | \ BIT(28)) #define MT7622_TOP_AXI_PROT_EN_WB (BIT(2) | BIT(6) | \ BIT(7) | BIT(8)) #define INFRA_TOPAXI_PROTECTEN 0x0220 #define INFRA_TOPAXI_PROTECTSTA1 0x0228 #define INFRA_TOPAXI_PROTECTEN_SET 0x0260 #define INFRA_TOPAXI_PROTECTEN_CLR 0x0264 #define MT8192_INFRA_CTRL 0x290 #define MT8192_INFRA_CTRL_DISABLE_MFG2ACP BIT(9) #define REG_INFRA_MISC 0xf00 #define F_DDR_4GB_SUPPORT_EN BIT(13) int mtk_infracfg_set_bus_protection(struct regmap *infracfg, u32 mask, bool reg_update); int mtk_infracfg_clear_bus_protection(struct regmap *infracfg, u32 mask, bool reg_update); #endif /* __SOC_MEDIATEK_INFRACFG_H */

Es la eliminación del sarro y la placa adherida a la superficie de los dientes mediante un equipo de ultrasonidos que garantiza la integridad de las piezas dentales a la vez que elimina en profundidad cualquier resto de suciedad.

A continuación se procede al pulido de los dientes mediante una fresa especial que elimina la placa bacteriana y devuelve a los dientes el aspecto sano que deben tener.

Una vez terminado todo el proceso, se mantiene al perro en observación hasta que se despierta de la anestesia, bajo la atenta supervisión de un veterinario.

¿Cada cuánto tiempo tengo que hacerle una limpieza dental a mi perro?

A partir de cierta edad, los perros pueden necesitar una limpieza dental anual o bianual. Depende de cada caso. En líneas generales, puede decirse que los perros de razas pequeñas suelen acumular más sarro y suelen necesitar una atención mayor en cuanto a higiene dental.

Riesgos de una mala higiene

Los riesgos más evidentes de una mala higiene dental en los perros son los siguientes:

Cuando la acumulación de sarro no se trata, se puede producir una inflamación y retracción de las encías que puede descalzar el diente y provocar caídas.
Mal aliento (halitosis).
Sarro perros
Puede ir a más
Las bacterias de la placa pueden trasladarse a través del torrente circulatorio a órganos vitales como el corazón ocasionando problemas de endocarditis en las válvulas. Las bacterias pueden incluso acantonarse en huesos (La osteomielitis es la infección ósea, tanto cortical como medular) provocando mucho dolor y una artritis séptica).

¿Cómo se forma el sarro?

El sarro es la calcificación de la placa dental. Los restos de alimentos, junto con las bacterias presentes en la boca, van a formar la placa bacteriana o placa dental. Si la placa no se retira, al mezclarse con la saliva y los minerales presentes en ella, reaccionará formando una costra. La placa se calcifica y se forma el sarro.

El sarro, cuando se forma, es de color blanquecino pero a medida que pasa el tiempo se va poniendo amarillo y luego marrón.

Síntomas de una pobre higiene dental
La señal más obvia de una mala salud dental canina es el mal aliento.

Sin embargo, a veces no es tan fácil de detectar
Y hay perros que no se dejan abrir la boca por su dueño. Por ejemplo…

Recientemente nos trajeron a la clínica a un perro que parpadeaba de un ojo y decía su dueño que le picaba un lado de la cara. Tenía molestias y dificultad para comer, lo que había llevado a sus dueños a comprarle comida blanda (que suele ser un poco más cara y llevar más contenido en grasa) durante medio año. Después de una exploración oftalmológica, nos dimos cuenta de que el ojo tenía una úlcera en la córnea probablemente de rascarse . Además, el canto lateral del ojo estaba inflamado. Tenía lo que en humanos llamamos flemón pero como era un perro de pelo largo, no se le notaba a simple vista. Al abrirle la boca nos llamó la atención el ver una muela llena de sarro. Le realizamos una radiografía y encontramos una fístula que llegaba hasta la parte inferior del ojo.

Le tuvimos que extraer la muela. Tras esto, el ojo se curó completamente con unos colirios y una lentilla protectora de úlcera. Afortunadamente, la úlcera no profundizó y no perforó el ojo. Ahora el perro come perfectamente a pesar de haber perdido una muela.

¿Cómo mantener la higiene dental de tu perro?
Hay varias maneras de prevenir problemas derivados de la salud dental de tu perro.

Limpiezas de dientes en casa
Es recomendable limpiar los dientes de tu perro semanal o diariamente si se puede. Existe una gran variedad de productos que se pueden utilizar:

Pastas de dientes.
Cepillos de dientes o dedales para el dedo índice, que hacen más fácil la limpieza.
Colutorios para echar en agua de bebida o directamente sobre el diente en líquido o en spray.

En la Clínica Tus Veterinarios enseñamos a nuestros clientes a tomar el hábito de limpiar los dientes de sus perros desde que son cachorros. Esto responde a nuestro compromiso con la prevención de enfermedades caninas.

Hoy en día tenemos muchos clientes que limpian los dientes todos los días a su mascota, y como resultado, se ahorran el dinero de hacer limpiezas dentales profesionales y consiguen una mejor salud de su perro.

Limpiezas dentales profesionales de perros y gatos

Recomendamos hacer una limpieza dental especializada anualmente. La realizamos con un aparato de ultrasonidos que utiliza agua para quitar el sarro. Después, procedemos a pulir los dientes con un cepillo de alta velocidad y una pasta especial. Hacemos esto para proteger el esmalte.

La frecuencia de limpiezas dentales necesaria varía mucho entre razas. En general, las razas grandes tienen buena calidad de esmalte, por lo que no necesitan hacerlo tan a menudo e incluso pueden pasarse la vida sin requerir una limpieza. Sin embargo, razas pequeñas como el Yorkshire o el Maltés, deben hacérselas todos los años desde cachorros si se quiere conservar sus piezas dentales.

Otro factor fundamental es la calidad del pienso. Algunas marcas han diseñado croquetas que limpian la superficie del diente y de la muela al masticarse.

Ultrasonido para perros

¿Se necesita anestesia para las limpiezas dentales de perros y gatos?

La limpieza dental en perros no es una técnica que pueda practicarse sin anestesia general , aunque hay veces que los propietarios no quieren anestesiar y si tiene poco sarro y el perro es muy bueno se puede intentar…… , pero no se va a poder pulir ni acceder a todas la zona de la boca …. Además los limpiadores dentales van a irrigar agua y hay riesgo de aspiración a vías respiratorias si no se realiza una anestesia correcta con intubación traqueal . En resumen , sin anestesia no se va hacer una correcta limpieza dental.

Tampoco sirve la sedación ya que necesitamos que el animal esté totalmente quieto, y el veterinario tenga un acceso completo a todas sus piezas dentales y encías.

Alimentos para la limpieza dental

Hay que tener cierto cuidado a la hora de comprar determinados alimentos porque no todos son saludables. Algunos tienen demasiado contenido graso, que en exceso puede causar problemas cardiovasculares y obesidad.

Los mejores alimentos para los dientes son aquellos que están elaborados por empresas farmacéuticas y llevan componentes químicos con tratamientos específicos para el diente del perro. Esto implica no solo limpieza a través de la acción mecánica de morder sino también un tratamiento antibacteriano para prevenir el sarro.

Conclusión

Si eres como la mayoría de dueños, por falta de tiempo , es probable que no estés prestando la suficiente atención a la limpieza dental de tu perro. Por eso te animamos a que comiences a limpiar los dientes de tu perro y consideres atender a su higiene bucal con frecuencia.

Estas simples medidas pueden conllevar a que tu perro tenga una vida más larga y mucho más saludable.

Si te resulta imposible introducir un cepillo de dientes a tu perro en la boca, pásate con él por clínica Tus Veterinarios y te explicamos cómo hacerlo.

Necesitas hacer una limpieza dental profesional a tu mascota?
Llámanos al 622575274 o contacta con nosotros

¿Cada cuánto tiempo tengo que hacerle una limpieza dental a mi perro?

Riesgos de una mala higiene

¿Cómo se forma el sarro?

Limpiezas dentales profesionales de perros y gatos

Ultrasonido para perros

Alimentos para la limpieza dental

Conclusión

Deja un comentario Cancelar respuesta

Entradas recientes

Horarios

Donde estamos

Síguenos